第3章

機能分散型マルチコアLSIを 設計してみよう

本誌7月号付属FPGA基板に2個のMicroBlazeを実装する

松本康明

ここでは、米国 Xilinx 社のソフト・マクロの CPU 「Micro Blaze」を活用したマルチコア LSI の設計法を解説する。まず、FPGA に複数のプロセッサを実装する際のシステム設計法を解説する。MicroBlazeでは、二つのプロセッサ・コア間で通信を行うための専用インターフェースを利用できる。このインターフェースを使って、2個の MicroBlaze を使ったシステムを設計する。(編集部)

近年設計される非常に多くのシステム(製品)にマイクロプロセッサが使用されています.また,FPGAもシステム設計時の必須部品として,多くのシステムで利用されるようになっています.

表1 MicroBlaze 6.0 の主な仕様

| 項目 | 仕 様 |
|------------|-------------------------|
| コア・アーキテクチャ | 32 ビットRISC |
| 命令長 | 32 ビット固定長 |
| 命令セット体系 | 独自 |
| 汎用レジスタの構成 | 32 ビット×32本 |
| バス構成 | ハーバード・アーキテクチャ(命令,データ分離) |
| アドレス・バス | 32 ビット(4G バイト) |
| データ・バス | 32 ビット |
| データ配置 | ビッグ・エンディアン |
| 割り込み機能 | コアに割り込み入力 1 ポート |
| 刮り込み機能 | 専用コントローラで割り込み数を拡張可能 |
| メモリ管理機能 | MMU未実装 |
| 浮動小数点演算 | 単精度 FPU を実装可能(オプション) |
| キャッシュ機能 | キャッシュ・メモリの設定可能(オプション) |
| その他 | プロセッサ・コア間通信用の FSL インター |
| | フェースを最大8ポート設定可能(オプション) |
| | シフト命令を高速に処理するバレル・シフタ回 |
| | 路を設定可能(オプション) |

この状況に対応するため、FPGA メーカは自社のFPGA 向けにソフト・マクロのCPUを開発しました.現在では、FPGA の性能向上やCPU コア自身の改良などにより、処理性能も向上しています.また、FPGA 内部にハード・マクロでCPUを組み込んだ製品もあります.用途によっては、汎用マイコンを置き換えることができるまでになっています.

本稿では、FPGA向けに提供されるソフト・マクロのCPUの応用例として、1個のFPGAに2個のCPUコアを実装するマルチコアLSIの設計を行います。使用するCPUコアは、米国Xilinx社の「MicroBlaze」です。本誌2007年7月号に付属のFPGA(Spartan-3E)ボードを利用します。

1. MicroBlazeの概要

今回は, Xilinx 社の MicroBlaze を使用します.そこで, MicroBlaze とその開発ツールについて簡単に説明します. 本稿執筆時点の最新版は MicroBlaze 6.0 です.

表1にMicroBlazeの主な仕様を示します.一般的な32 ビットRISCプロセッサの機能を持ちます.また,FPGA の特徴を生かし,一部機能の有り無しを設定できます.

● 2種類のオンチップ・バスを持つ

オンチップ・バスの構成を**図**1に示します.バスとして LMB(Local Memory Bus), OPB(On-chip Peripheral Bus)の2種があります(それぞれ命令用とデータ用がある). LMB は主に FPGA 内部のメモリ・ブロック(Block RAM)

KeyWord

ソフト・マクロ,マルチコア,MicroBlaze,FPGA,CPU コア,Spartan-3E,オンチップ・バス,LMB,OPB, マルチプロセッサ,共有メモリ,FSL,LCD




図1 MicroBlaze **のオンチップ・バスの構成**

LMB は主に FPGA 内部のメモリ・ブロック(Block RAM)に 高速に(2クロックで)アクセスするためのバス. OPB は周 辺機能のIP コアを接続するためのバス. いずれも命令用(I) とデータ用(D)がある.

に高速に(2クロックで)アクセスするためのバスです. OPBは周辺機能のIPコアを接続するために使用します.

LMBではデュアルポート・メモリの各ポートをILMB用, DLMB用とすることで, OPBではIOPBとDOPBを接続することで, ハーバード・アーキテクチャのプロセッサで問題となるプログラムを, プロセッサが書き換えられないという問題に対処しています^{注1}.

MicroBlazeを利用したシステムの例を**図**2に示します.この例では,LMB上のメモリにプログラムを配置し,DOPB上にUARTやGPIO(汎用パラレルI/O)を接続し,FPGAの外部インターフェースとしています.

● FPGA内蔵メモリ・ブロックを使って動作

MicroBlaze システムでは,ソフトウェア・コードは LMB上のメモリ・ブロックに配置することを基本として います.しかし,FPGA が内蔵するメモリ・ブロックだけ では,大きな容量をとれません.そのため,LMB上のメ

モリで容量が不足する場合は、命令用OPB(IOPB)上にメモリ・コントローラを実装し、外部メモリにプログラムを配置する方法をとります。

ソフトウェア・コード用のメモリを実装する場合,LMB 用メモリ・コントローラとメモリ・ブロックをペアで使用 します $^{\dot{1}\dot{2}\dot{2}}$.

Spartan-3Eをターゲットにする場合に使用可能なメモリ容量を図3に示します.一つのLMBメモリ・コントローラで実現できるメモリ容量は,8Kバイト,16Kバイト,32Kバイト,64Kバイトの4種類です注3.Spartan-3Eの

- 注1:ハーバード・アーキテクチャのプロセッサでは,命令用バスは読み出し専用なので,そこに置かれるソフトウェア・コードも読み出ししかできないことになる.そのため,ソフトウェア・デバッグなどでコードの書き換えができない.
- 注2:開発ツールではOPB接続のメモリ・コントローラも用意している.このコントローラで使用できるメモリ容量設定もLMBの場合と同様である.この部分にソフトウェア・コードを配置することも可能だが,読み出し速度(クロック数)がLMBを使用する場合に比べ2~3倍以上遅くなる.
- 注3:一つのLMBメモリ・コントローラで設定できるメモリ容量は, Virtex-4では最大128K バイト, Virtex-5では最大256K バイト.




図2 MicroBlaze **を使ったシステムの例** LMB上のメモリにプログラムを配置し, DOPB上に UART やGPIO(汎用パラレルI/O)を接続している.




図3 Spartan-3E で使用可能なメモリ容量

一つのLMBメモリ・コントローラで実現できるメモリ容量は,8Kバイト,16Kバイト,32Kバイト,64Kバイトの4種類である.

Block RAM は , 1 個当たり 2K バイト相当(パリティ付き) の容量があります . 従って , 例えば 64K バイトの容量を確保する場合は , 32 個の Block RAM を使用することになります .

メモリ容量が4段階の構成となっている理由は、**図**4のようにBlock RAMのデータ幅を可変させて(1ビット,2ビット,4ビット,9ビット,18ビットに設定できる),アドレス・バス上に余計なセレクタ回路を入れないように構成しているためです.アドレス入力の前段にセレクタ回路が入ると、この回路の動作遅延がメモリ・ブロック全体の動作速度のネックとなります.

LMBに接続したメモリ・ブロックにソフトウェア・コードを格納する場合、そのデータをFPGAのコンフィグレーション用データとまとめることができます。この場合、FPGAのコンフィグレーションが終了した段階で、LMB上のメモリ・ブロックにソフトウェア・コードがロードされた状態になります。そのため、コンフィグレーション終了後、すぐに動作を開始することが可能です。

● 2種類の開発ツールを使う

MicroBlaze を使用したシステムを設計するには,2種類の開発ツールが必要です 12 .

EDK(Embedded Development Kit) は , MicroBlaze コアと周辺機能のIPコア , それらをソフトウェアで使用するためのドライバ , マイクロプロセッサ・システムを構築するための各種ツール類 , ドキュメントなどで構成されます . C コンパイラやデバッガも含まれます .

ISE は、FPGA 開発ツールです.EDK で作成した回路と HDL で記述した回路を統合し、実際の FPGA 上に回路を 構成するデータを作成するために使います.ターゲット・ デバイスによっては無償版の WebPACK も使用できます.

2. マルチプロセッサ・システムの構成法

近年,システムの高性能化と低消費電力化の要求から,マルチプロセッサ・システムに注目が集まっています.

マルチプロセッサ・システムでは,多くの場合において,あるプロセッサが実行すべき処理が,別のプロセッサの処理結果に依存します.このため,プロセッサ間でデータを共有する何らかのしくみが必要になります.またプロセッサ間でコマンド送受信や状態通知などを行う場合もあります.

注4:EDKにはISEとの間でパージョン依存性がある.EDK内のGUIプログラム(XPS)が起動する際,ISEのパージョン・チェックを行う.このときISEのパージョンがEDK側が期待したパージョンではなかった場合,GUIプログラムは終了してしまう.ISE 9.11を使用している場合,EDK 9.1を使用する必要がある.




図4 メモリ・プロックの内部構成

Spartan-3E で8K バイトのLMB 用メモリを構成 した場合の Block RAM の構成を示す.制御信号 は省略している.

● 共有メモリによるプロセッサ間通信

MicroBlazeには、性能を追求するマルチプロセッサ構成をサポートする機能はありません、そのため基本的には共有メモリを用います。また、データ共有や通信の際に、共有メモリにデータが書き込まれたことを通知するしくみが必要です。一般的には2種の方法を使用します。

(1) ポーリングによる検出

読み出す側が定期的にフラグを確認します. 共有メモリの特定アドレスのデータが, 特定のビット・パターンになっていたら書き込みが発生したと判断します.

(2)割り込みによる通知

書き込み側のプロセッサが共有メモリへのデータ書き込み終了後に,通知すべきプロセッサに対して割り込みを発行する方法です.

● 一つのOPBバスに複数のプロセッサを接続する

一つのOPBバスに複数のプロセッサを接続する構成を**図** 5 に示します.


この構成では,各プロセッサは自らのLMB上にあるメモリ以外はすべて共有します.各プロセッサはOPBバス・マスタとなり,バス調停はOPB内のバス・アービタがラウンドロビン形式(OPBのオプション設定が必要)で行います.

プロセッサが OPB 上の周辺機能(共有メモリも含む)に頻繁にアクセスする場合,バス権の取得待ち状態が発生し,システムの性能(主にプロセッサの処理速度)が低下する可能性があります.また,周辺機能をアクセスする際には,ソフトウェアによる排他制御(セマフォを使用するのが一般的)が必要になります.


プロセッサが3個以上の構成となる場合は, OPB に MicroBlaze を追加します.

● 共有バス上に共有メモリを配置する

共有バス上に共有メモリを配置する構成を**図**6に示します.この構成では,各プロセッサは,専用のOPBを持ちます.そしてバス・ブリッジを経由して共有OPB上のメモリと周辺機能をアクセスします.



(a) FPGA内部メモリを共有メモリとして使用



(b) FPGA外部メモリを共有メモリとして使用

図5 一つのOPB バスに複数のプロセッサを接続する構成

各プロセッサは、自らのLMB上にあるメモリ以外はすべて共有する、OPB上の周辺機能(共有メモリも含む)を頻繁にアクセスする場合、バス権の取得待ち状態が発生し、システムの性能(主にプロセッサの処理速度)が低下する可能性がある、プロセッサが3個以上の場合は、OPBにMicroBlazeを追加する、図ではメモリ・コントローラを省略している、

バス・ブリッジを設けることで、一方の専用OPB上で発生するバス・アクセスの影響が他方の専用OPBに影響しなくなります。具体的には、それぞれのOPB上のバス・マスタが MicroBlaze のみのため、バス権取得待ちは発生しません。また、各 MicroBlaze の専用OPB上の周辺機能にアクセスする場合、排他制御は必要ありません。ただし、共有メモリへのアクセスは、図5の構成と比較してバス・




図7 デュアルポート・メモリをOPB に接続する構成

共有メモリは,プロセッサから自身のOPB上の周辺機能として見える.デュアルポート・メモリを使うため,2個のプロセッサ間でしか共有できない.プロセッサが3個以上の構成では,通信を行う2個のプロセッサ間ごとに共有メモリを配置する必要がある.図ではメモリ・コントローラを省略している.

ブリッジなどが増えた分だけ遅くなります.


プロセッサが3個以上の構成とする場合は,追加したい MicroBlazeシステムをバス・ブリッジを介して接続します.

● デュアルポート・メモリを OPB に接続する


デュアルポート・メモリを OPB に接続する構成を**図**7に示します.

この構成では,共有メモリは,プロセッサから自身のOPB上の周辺機能として見えます.バスの共有はありません.従って,共有メモリへのアクセスは,**図**5の構成と同等以上の速度で行えます.

デュアルポート・メモリを使うため,2個のプロセッサ間でしか共有できません.従ってプロセッサが3個以上の構成では,通信を行う2個のプロセッサ間ごとに共有メモリを配置する必要があります.そのため,プロセッサ数が増えるほど,共有メモリの使用数が増加してしまいます.また,3個以上のプロセッサでデータを共有したい場合は,データを書き込むプロセッサがすべての共有メモリに対して同じデータを書き込み,すべてのデータの書き込みが終わったあとで,ほかのプロセッサに通知するといった手順



(a) FPGA内部メモリを共有メモリとして使用



(b) FPGA外部メモリを共有メモリとして使用

図6 共有パス上に共有メモリを配置する構成

各プロセッサは、専用のOPBを持つ、一方の専用OPB上で発生するバス・アクセスの影響が他方の専用OPBに影響しない、共有メモリへのアクセスは、バス・ブリッジなどの分だけ遅くなる、プロセッサが3個以上の場合は、追加したいMicroBlazeシステムをバス・ブリッジを介して接続する、図ではメモリ・コントローラを省略している。

が必要になります.

● 専用インターフェースで接続する

専用インターフェースで接続する構成を**図**8に示します.この構成では,MicroBlaze コアのオプションとして用意されている FSL(Fast Simplex Link)インターフェースを使います.OPBを使わずに MicroBlaze 同士のデータ送受信(いわゆるプロセッサ間通信)を行うしくみです.32 ビット長のデータをプロセッサ間で送受信する機能です.この機能を使う場合,FSL インターフェース専用の命令も追加されます.

図9のFSL ブロックの中には,データ・バッファ用のFIFOが用意されます.従って,図7の構成に非常に近いことがわかります.プロセッサ・コアから直接出ているインターフェースで,専用の命令でアクセスでき,アクセスが速く,メモリ・ブロックを消費しない(メモリを使用する設定も可能)ところが異なります.

3個以上のプロセッサで構成する場合は,プロセッサ・コアに複数のFSLインターフェースを用意し,ほかのプロセッサと1対1で接続していきます.一つのプロセッサ・コアは,最大8ポートのFSLインターフェースを持つことができます.

3. FSLインターフェースの特徴と動作

FSL インターフェースは, MicroBlaze コアのオプション機能の一つです, EDK で設定が可能です.

● マスタとスレーブで構成

マスタとスレーブが1組で一つのインターフェースを構

成します.**図**9に接続例を示します.この例は,データ送信(FSLコア内のFIFOへデータを書き込む)側がマスタで,データ受信(FSLコア内のFIFOからデータを読み出す)側がスレーブになります.

FSL インターフェースを使用する場合は,マスタ・スレープ間(今回の例では共に MicroBlaze)に FSL コアを挟みます.このコアがデータのバッファリングやバッファ管理を行います.その状態は,Full 信号と Exists 信号で通知します.FSL コア内の FIFO は非同期 FIFO として構成されているため,マスタ側とスレープ側で使用されるクロックの周波数,位相が異なっていても使用可能です.

データ送信時は, Control 信号と Data 信号を同時に送ります. Control 信号は, 一緒に送った32 ビットのデータが制御用のコマンド・データなのかどうかを受信側が識別するためのものです. ただし, 何が制御用のコマンドかを決




図8 専用インターフェースで接続する構成

MicroBlaze コアのオプションとして用意されている FSL(Fast Simplex Link) インターフェースを使う方法を示す. OPB を使わずに MicroBlaze 同士のデータ送受信(いわゆるプロセッサ間通信)を行うしくみである.3個以上のプロセッサで構成する場合は,プロセッサ・コアに複数の FSL インターフェースを用意し,ほかのプロセッサと1対1で接続する.図ではメモリ・コントローラを省略している.




図9 FSL **インターフェース**

マスタとスレープが1組で一つのインターフェース を構成する. 定するのはユーザ・ソフトウェアです . ハードウェアでは , 制御コマンドか否かを伝えるための信号を用意しているだけです . ちなみに Control = 1(" H ")の場合を制御コマン

FSL インターフェースのデフォルトの接続では,マスタがデータ送信しても,スレーブ側には通知されません.そのため,データを受信したときに発生する割り込み通知として,FSL Has Data 信号が用意されています.

FSL インターフェースの読み出しと書き込みのタイミングを**図**10に示します.

● 専用命令でアクセス

ドの送信としています.

FSL インターフェースに対しては,専用のアセンブリ命令でアクセスします.Cプログラム用には専用の関数が用意されています(表2)^{注5}.

データ送信は, put で始まる命令が基本になります. putfsl() 関数を実行すると val の部分に該当するデータ がid番号で指定したFSLのポートへ送信されます.このときFSLコアのFIFOがFullの場合,Fullでなくなるまで送信を待ちます.すなわち,プロセッサはputfsl()関数が実行完了するまでウェイト状態になります.

データ受信は, get で始まるものが基本になります. getfsl() 関数を実行するとidで指定された FSL ポートからデータを受信し, val の部分に該当する変数に受信したデータがセットされます. このとき FSL コアの FIFO が Empty の場合, Empty でなくなるまでデータ受信の状態で待ちます. すなわち, プロセッサは, getfsl() 関数が実行完了するまでウェイトの状態になります.

FSL インターフェースを操作する関数を使用するためには, mb interface.h を include する必要があります.

注5: アセンブリ命令の詳細については, MicroBlaze Processor Reference Guide を参照.

http://japan.xilinx.com/ise/embedded/edk_docs.htm

表2 FSL インターフェース専用命令

| 動作 | アセンブリ命令 | C関数 |
|-----------|---------|----------------------------|
| データ 送信 | put | <pre>putfsl(val, id)</pre> |
| | nput | nputfsl(val, id) |
| | cput | cputfsl(val, id) |
| | ncput | ncputfsl(val, id) |
| | get | getfsl(val, id) |
| データ | nget | ngetfsl(val, id) |
| 受信 | cget | cgetfsl(val, id) |
| | ncget | ncgetfsl(val, id) |

val は送信したいデータ(変数も可)

idはFSLのポート(0~7)

nはウェイトなし

cはコントロール制御

FSL_S_EXISTS

FSL_S_DATA
Data 1
Data 2
Data 3

FSL_S_CONTROL
CONTROL 2
CONTROL 2
Read 1
Read 2
Read 3
(a) 読み出し

表3 文字列変換の動作 制御コード キー

| 制御コード | キー操作 | 機能 |
|--------------|----------|---|
| UPPER_CASE | Ctrl + U | 大文字へ変換 abcde ABCDE |
| LOWER_CASE | Ctrl + L | 小文字へ変換 ABCDE abcde |
| NORMAL_CASE | Ctrl + N | 無変換 aBCde aBCde |
| REVERSE_CASE | Ctrl + R | 大文字を入力した 場合は小文字へ, 小文字を入力した 場合は大文字へ変換 abcde ABCDE ABCDE abcde |




図10 FSL インターフェースの読み出し/書き込みタイミング

4. LCD を持つ UART ターミナルを 2 コアで設計

今回は, FSL インターフェースを使用する簡単なマルチ プロセッサ・システムを設計します. サンプルのシステム は,20文字×4行のキャラクタ LCD を持つ UART ターミ ナル(通信速度は9600bps)とします.

● 文字列変換を行うターミナル・システム

機能を次にまとめます.

- ターミナルから入力された英数字をあらかじめ設定して ある英字の変換ルールに従い,英字の部分のみ変換を行 います(表3).
- 変換された文字列を LCD に表示します.また,ターミナルにも文字列を再度表示します.

キーボードから英数文字を入力し,[Enter]キーを押すと,ハイパーターミナルとLCD(20文字×4行)で入力文字が表示されます.英数字入力の前後で制御コード(Ctrl+1文字)を入力すると,制御コードに従った英字の変換が実行され,変換後の文字がハイパーターミナルとLCDへ出力されます.

LCD で表示できる文字数は80字までです. 入力文字数をカウントし,81文字になると入力作業が強制終了します.

● 2個のMicroBlazeで実現する

ハードウェア構成を図11に,ソフトウェアの処理フロー

を図12に示します.

今回, UART の制御はMicroBlaze_0で, LCD の制御はMicroBlaze_1でソフトウェア処理により実行します.

MicroBlaze_0とMicroBlaze_1はFSLインターフェースに接続し、MicroBlaze_0のUARTで受信した文字データをMicroBlaze_1へ送信することと、MicroBlaze_1で文字変換後のデータをFSL経由でMicroBlaze_0で受信することを担います。

● 設計の流れ

実際の設計の流れを説明します.誌面の都合で,ここでは概略のみとします.詳細な手順については,付属CD-ROMに収録したチュートリアル・ドキュメントを参照ください.プロジェクト・ファイルも収録しています.

(1) MicroBlaze_0 の作成


プロセッサ・システムを作成するためのGUI ツール XPS (Xilinx Platform Studio)を起動します. XPS は EDK 内のメイン GUI ツールです. そして,1個の MicroBlaze と UART のシステムを EDK 内の Base System Builder で作成します(図13).

(2) MicroBlaze 1の作成

もう1個の MicroBlaze とLMB 周りの回路を追加します. BaseSystemBuilder では、1プロセッサ・システムしか構築できません. そこで、ハードウェアの構成情報が記述されている MHS ファイルをテキスト・エディタで編集して、MicroBlaze_1を作成します(図14).

図 11 文字列変換を行うター ミナル・システムの ハードウェア

MicroBlaze_0 と Micro Blaze_1 は , FSL インターフェースで接続する . FSL インターフェースは , MicroBlaze_0 の UART で受信した文字データを MicroBlaze_1 へ送信することと , Micro Blaze_1 で文字変換後のデータを FSL 経由で MicroBlaze_0 で受信することを担う .






図12 文字列変換を行うターミナル・システムのソフトウェア・

UARTの制御はMicroBlaze_0で,LCDの制御はMicroBlaze_1で,ソフトウェア処理にて行う.



図14 MicroBlaze_1 の追加

(3) LCD 制御回路の設計

LCD 制御に使用するタイマを,カスタム IP として作成します.

ImportPeripheralWizard というGUI ツールでユーザ回路記述を含んだ設計ファイルを生成し、それに修正を加えることでバス接続可能なIPコアが作成できます.


さらに, LCD 制御用のGPIO をGUI ツールで追加します (**図**15).


(4) ハードウェアの生成

ハードウェアの論理合成・配置配線を行い, FPGA のコンフィグレーション・ファイルを作成します.

特集1

"FPGAマイコン"を 効果的に使う





プロセッサの選択



MicroBlaze の設定



図13 Base System Builder による MicroBlaze_0 の作成

UARTの追加

< <u>B</u>ack <u>N</u>ext > Cancel

UART の設定

(5) ソフトウェアの作成

MicroBlaze_0用のソフトウェアを**リスト**1に,Micro Blaze_1用のソフトウェアを**リスト**2に示します.

二つのソフトウェアをプロジェクトに追加し, コンパイルします.

(6) コンフィグレーション

コンフィグレーション用ファイルとソフトウェアの実行ファイルをマージし,そのファイルを FPGA にダウンロードすれば終了です.

● 7月号付属 FPGA 基板で動作させる

今回の設計を動作させるための回路図を図16に示します.




図15 LCD制御回路の追加

リスト1 MicroBlaze_0 用ソフトウェア

```
int main()
                                                  // UARTからの1文字分の受信データを格納
  volatile unsigned char rx data;
   volatile unsigned char in char[RX BUF SIZE];
                                                  // ターミナルからの文字列
   volatile int CaseMode;
                                                  // 英字に対しての変換モード
   int line_position;
                                                  // 入力中の文字数のカウント
   int line_end_flag;
                                                  // 1行入力が終了したかどうかの判定フラグ
   int loop;
   unsigned int fsl_rx_data;
                                                  // 変換モードの初期設定
   CaseMode = NORMAL CASE;
  \verb|xil_printf("Input Strings Convert Program Start.\r\n")|;\\
     xil_printf("[Normal Case Mode]\r\n\r\n");
  while(1)
   { line end flag = LINE NOT END;
                                                  // 1行の入力が終了したかの状態フラグ
     line_position = 0;
                                                  // 文字位置の初期設定
     for(loop=0;loop < RX_BUF_SIZE;loop++)
{ in_char[loop] = END_OF_STRING; }</pre>
     while(line end flag != LINE END)
                                                  // 1行の入力が終了するまでループ
     { rx_data = XUartLite_RecvByte(UART_ADR);
                                                  // UART の受信バッファから1文字取得
        if(line_position > LINE_LIMIT)
        { line_end_flag = LINE_END;
          xil_printf("\r\n");
           break;
        else
                                 ~ 中略(入力データに応じた変換モードの変更)~
                                                                              // 変換モードをMicroBlaze 1に送信
     putfsl(CaseMode,0);
     for(loop = 0;loop < LINE LIMIT;loop++) putfsl( ((int)in char[loop]),0);</pre>
     for(loop = 0;loop < LINE_LIMIT;loop++)</pre>
      { getfsl(fsl rx data,0);
                                                                              // 変換された文字列をMicroBlaze 1から受信
       in_char[loop] = (unsigned char)fsl_rx_data;
     \verb|xil_printf("%s\r\n\r\n",&in_char)|;\\
}
```




図16 7**月号付属**FPGA **基板で動作させるための回路図**

リスト2 MicroBlaze_1用ソフトウェア

```
unsigned char conv char data(unsigned char rx data,int CaseMode)
      ~ 中略(文字の変換処理)~
int main (void) {
   volatile unsigned char fsl_rx_data;
   volatile unsigned char in_char[BUF_SIZE];
   volatile unsigned char out_char[BUF_SIZE];
   volatile int CaseMode;
   int in_char_line_position;
   int out_char_line_position;
   int loop;
    lcdInit();
   lcdFunctionSet():
   CaseMode = NORMAL_CASE;
    while(1){}
      for(loop=0;loop < BUF_SIZE;++loop)</pre>
          { in_char[loop] = END_OF_STRING;
out_char[loop] = END_OF_STRING;
      getfsl(CaseMode,0);
                                                      // MicroBlaze_0から変換モードを受信
      for(loop = 0;loop < LINE_LIMIT;loop++)</pre>
        getfsl(fsl_rx_data,0);
                                                      // MicroBlaze_0から文字列を受信
        in_char[loop] = (unsigned char)fsl_rx_data;
      in_char_line_position=0;
      out_char_line_position=0;
      while(in_char[in_char_line_position] != END_OF_STRING)
      { if((in char[in char line position] >= SPACE) || (in char[in char line position] < DEL))
         { out_char[out_char_line_position] = conv_char_data(in_char[in_char_line_position] ,CaseMode);
            ++out char line position;
         ++in_char_line_position;
      for(loop = 0;loop < LINE_LIMIT;loop++)</pre>
      { putfsl(((int)out_char[loop]),0);
                                                     // MicroBlaze_0へ変換後の文字列を送信
      displayStrToLCD(out_char);
```




写真1 7月号付属 FPGA 基板で動作させるために設計した基板




図17 動作の様子

Windowsのハイパーターミナルを使用している.




図18 デバッグのためのハードウェア構成

表4 Spartan-3E(XC3S250E)をターゲットにした配線配置結果

| 項目 | 使用数 | 使用率 |
|--|------------------|-----|
| Number of BUFGMUXs (クロック・バッファ) | 2 out of 24 | 8% |
| Number of DCMs (クロック管理プロック) | 1 out of 4 | 25% |
| Number of MULT18X18SIOs (エンベデッド乗算器) | 6 out of 12 | 50% |
| Number of RAMB16s (エンベデッドメモリ) | 8 out of 12 | 66% |
| Number of Slices (ロジック・リソース) | 2273 out of 2448 | 92% |

設計した基板を**写真**1 に , 動作の様子を**図**17 に示します . Spartan-3E(XC3S250E)をターゲットにした配置配線結果を**表**4 に示します .

5. マルチプロセッサ・システムの デバッグ

ここでは主に, EDK に付属のソース・コード・デバッガ (GDB)で MicroBlaze システムのデバッグを行う方法について説明します.

コラム

付属 CD-ROM に収録のデータ

本稿の設計を「実際に試してみよう」、「動かしてみたい」と思われた方のために、付属CD-ROMに設計データを収録しています.

また,ドキュメントとして,Documents フォルダに,具体的な手順を示したチュートリアルを収めています.

7月号付属FPGA 基板 , ISE , EDK をすべてお持ちの方

DWM_3S250E フォルダ内の Project フォルダがすべての作業が終了 しているプロジェクトです. implementation フォルダ内の download.bit を FPGA にダウンロードすると,今回のサンプル設計が動作します.

7月号付属 FPGA 基板とISE はあるが EDK がない方

DWM 3S250Eフォルダ内のimplementationフォルダの下に


download.bit があります.このファイルを FPGA にダウンロードすると,今回のサンプル設計が動作します.


7月号付属 FPGA 基板を持っていない方

Xilinx 社の「Spartan-3AN スタータキット」用に Xil_3S700ANを,「Spartan-3E スタータキット」用に Xil_3S500Eを用意しました. download.bit ファイルをそれぞれの FPGA にダウンロードすると,今回のサンブル設計が動作します.また,EDK をお持ちであれば,実際に設計を体験してみることができます.

なお, Xilinx 社のスタータキットは, アヴネットジャパン (http://www.avnet.co.jp/)およびXilinx 社製品取り扱い代理店で入手できます.


特集1






(a) XMDオプション設定

(b) XMD起動・MicroBlazeへの接続



(c) GDBの起動



(d) デバッグの開始

図 19 デバッガの動作

● デバッグのためのハードウェア構成

まず、ソフトウェア・デバッグを行うためにハードウェ アの構成を確認します. FPGA 内の接続として MicroBlaze のデバッグ用インターフェースがOPB_MDM というデバッ グ用コアに接続している必要があります. FPGA の外側で は, FPGA のJTAG ピン, FPGA 用書き込みケーブルを介 してホスト・パソコン上のデバッガに接続する構成になり ます(図18). OPB_MDMはMicroBlaze用デバッグ・イ ンターフェースを最大8ポート持つことができます.

● デバッガの動作

実際のデバッグ時は,XMDというプログラムを起動す るためのオプション設定後に XMD を起動し、その後 GDB を起動する手順になります.操作のイメージは図19に示 します.

操作の中で重要なことは,デバッグ接続をする Micro Blaze を選択すること、複数のプログラムプロジェクトが ある場合,デバッグ対象のプログラム・プロジェクトを選 択することの2点です注6.

まつもと・やすあき アヴネット ジャパン(株)

注6:本稿の執筆時点のEDK環境(EDK9.1)では,一度にデバッグ接続を行 える MicroBlaze は,システム上で一つになる.デバッグ接続を行っ ていないほかの MicroBlaze は,通常の実行を行う.そのため,プロ セッサ間のデータ通信部分で予定していない動きをするような場合は、 デバッグ接続をしない側の MicroBlaze でデバッグ用のソフトウェア を動作させるなどの工夫が必要になる.